Временные соотношения для циклов чтения и записи информации более подробно изображены на рис. 9.7 и 9.8 Здесь следует обратить внимание на то, что если считывание из памяти происходит во время цикла N, то запрос шины, подтверждение запроса и формирование адреса на выходах процессора происходят в предыду-
щем цикле N-1, а данные поступают в процессор во время первой половины последующего цикла N + 1. Теперь рассмотрим случай, когда циклы чтения данных из основной памяти следуют подряд. В этой ситуации в течение одного и того же микроцикла адрес поступает из процессора в память, а данные из памяти направляются в процессор. Но эти данные соответствуют адресу, полученному памятью в предыдущем цикле работы, а не адресу, поступающему в данном микроцикле.
Постоянно работающий генератор тактовых импульсов частотой 20 МГц, находящийся на субпанели ЭВМ, непосредственно соединен со всеми устройствами, участвующими в процессе обмена информацией с памятью (ЦП, контроллером шин и модулями памяти). Все сигналы, требуемые в соответствии с протоколом обмена, синхронизируются указанным генератором, чтобы исключить возможность неопределенности при обмене информацией с памятью. Внимательное рассмотрение протокола показывает, что при этом решается не только сложная проблема исключения неопределенности, но и такой вопрос, как неизбежная задержка в распространении сигналов, которая в данном случае не замедляет скорости обмена данными между процессором и памятью.
Временная диаграмма работы ЦП в значительной степени определяется логической схемой управления работой памяти. Сигналы «фаза 1» и «фаза 2» (фх и ф2) тактовых импульсов ЦП вместе с временной диаграммой работы интерфейса памяти и процессора показаны на рис. 9.6. Сигнал «фаза 1» имеет период 200 нс; высокий уровень этого сигнала устанавливается в момент начала микроцикла. Почти все операции процессора синхронизированы с передним фронтом фх. Схема управления временной синхронизацией работы ЦП разрешает выполнение следующего микроцикла только после того, как на запрос шины было получено подтверждение и в ответ на запрос памяти был получен
синхронизированный ответ о выдаче данных. Если шина или память системы временно используется другими процессорами, то работа ГТИ приостанавливается, и ЭВМ переходит в состояние ожидания.
Передача данных
При передаче данных везде, где возможно, используются 8-разрядные схемы. Выходы регистра D непосредственно соединены с внешней шиной данных. И в память, и в устройства ввода-вывода данные поступают через регистры Z, Z0 и Zl9 являющиеся фиксаторами, выполненными на микросхемах Am74S373.